Hiyabye
Search
Search
Dark mode
Light mode
Reader mode
Explorer
Home
❯
CSE3016
❯
week-06
❯
컴퓨터공학실험II 6주차 결과보고서
컴퓨터공학실험II 6주차 결과보고서
Properties
1
tags
cse3016
Graph View
Table of Contents
1. 실험 목적
2. Full Adder 및 Half Adder 의 simulation 결과 및 과정에 대해서 설명하시오.
3. Full Subtracter 및 Half Subtracter 의 simulation 결과 및 과정에 대해서 설명하시오.
4. 8421(BCD)-2421 Code converter simulation 결과 및 과정에 대해서 설명하시오.
5. 결과 검토 및 논의사항.
6. 추가 이론 조사 및 작성.
Backlinks
FPGA